LA M3 Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal [Kembali]

                                               Gambar 1. Jurnal Percobaan 1 Modul 3

2. Alat dan Bahan [Kembali]

1. Alat

a.. Jumper

Gambar 2. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 3. Modul De Lorenzo

2. Bahan 

a. IC 74Ls112(JK filp flop)

Gambar 4. IC 74LS112

b. IC 7404

Gambar 5. IC 7404

c. IC 7432

Gambar 6. IC 7432

b. Power DC

Gambar 7. Power DC

c. Switch (SW-SPDT)

Gambar 8. Switch

d. Logicprobe atau LED

Gambar 9. Logic Probe

3. Rangkaian [Kembali]

Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

Gambar 10. Gambar Rangkaian Percobaan 1 Modul 3

4. Prinsip Kerja [Kembali]

    Pada rangkaian ini digunakan JK Flip Flop, Logic Probe, dan saklar SPDT untuk membangun sebuah counter asinkron. Rangkaian ini disebut asinkron karena hanya flip flop pertama yang clock-nya langsung dikendalikan oleh sinyal clock eksternal, sedangkan flip flop lainnya bergantung pada output flip flop sebelumnya. Input J dan K dari semua flip flop dihubungkan ke VCC, sehingga selalu menerima logika tinggi. Input clock setiap flip flop disusun sesuai dengan diagram rangkaian. Pada keadaan awal, semua output flip flop bernilai 0. Ketika sinyal clock diberikan pada flip flop pertama, terjadi transisi fall time, yang menyebabkan output flip flop pertama berubah dari 0 menjadi 1. Output flip flop kedua tidak mengalami perubahan karena inputnya tetap 1, sehingga nilainya tetap 0. Proses ini terus berlanjut pada flip flop berikutnya, menghasilkan perubahan kondisi secara bertahap hingga counter beroperasi sepenuhnya.

5. Video Percobaan [Kembali]

6. Analisa [Kembali]

1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR-nya dihubungkan ke ground ketika SR aktif low?

Jawab :

Menghubungkan ground dengan input berarti memberikan input berlogika 0. Saat input berlogika 0 diberikan pada kaki yang bersifat aktif low, maka kaki tersebut akan aktif. Saat kaki S aktif, maka semua output akan bernilai 1 atau disebut dengan kondisi terlarang. Sementara saat kaki R aktif, maka semua output akan bernilai 0 atau tereset.

2. Apa yang terjadi jika output Q' masing-masing flip-flop dihubungkan ke clock flip flop selanjutnya?

Jawab :

Pada percobaan 1 digunakan rangkaian counter asinkronus, di mana sinyal clock hanya dihubungkan pada flip flop pertama, sementara clock flip flop selanjutnya dipengaruhi oleh output flip flop sebelumnya. Jika output Q' yang memengaruhinya, maka terjadi counter down (hitungan dari yang terbesar hingga terkecil). Awalnya, output akan bernilai 0, kemudian barulah hitungan 15, 14, 13, ..... untuk rangkaian 4 bit yang dicobakan pada percobaan.

7. Download [Kembali]

Download Video klik disini

Download Datasheet JK Flip Flop klik disini

Download Datasheet LED klik disini

Download Datasheet Resistor klik disini

Download Datasheet Switch klik disini